[工學(공학) ]디지털 회로설계 - 고속 동작 곱셈기 설계
페이지 정보
작성일 22-10-22 16:11
본문
Download : [공학]디지털 회로설계 - 고속 동작 곱셈기 설계.hwp
3. 目標(목표) 및 기준 설정
곱셈기를 구현하는 논리는 덧셈기를 구현하는 theory 보다 복잡해서, 어떠한 논리를 이용하느냐에 따라 그 계산 속도의 차이가 생기게 된다 곱셈은 multiplicand와 multiplier의 각 부분의 곱(partial product)을 더해주는 과정으로 이루어지는데, 구현 형태에 따라서 partial products의 개수가 크게 달라지기 때문일것이다
가장 기본적인 theory 으로는 Shift-and-add 알고리즘이 있는데, 이를 도식화하여 나타내면 다음과 같다. 한 번의 과정이 끝날 때마다 multiplier와 result를 1bit씩 right shift함으로써 모든 자리에 해당하는 partial products의 합을 구할 수 있따
Shift-and-add는 단순하고 이해하기 쉬운 방법이지만 연산 과정이 길어지게 되어 비경제적이다. 연속되는 숫자의 형태에 따라 partial products를 구하면 되는데, multiplier의 맨 끝에 가상의 0을 붙여주고 1bit씩 overlap되게 하여 3-bit의 형태를 보면…(drop)
설명
레포트/공학기술
[공학]디지털 회로설계 - 고속 동작 곱셈기 설계 , [공학]디지털 회로설계 - 고속 동작 곱셈기 설계공학기술레포트 , [공학]디지털 회로설계 - 고속 동작 곱셈기 설계
Download : [공학]디지털 회로설계 - 고속 동작 곱셈기 설계.hwp( 92 )
[공학]디지털,회로설계,-,고속,동작,곱셈기,설계,공학기술,레포트
![[공학]디지털%20회로설계%20-%20고속%20동작%20곱셈기%20설계_hwp_01.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%20-%20%EA%B3%A0%EC%86%8D%20%EB%8F%99%EC%9E%91%20%EA%B3%B1%EC%85%88%EA%B8%B0%20%EC%84%A4%EA%B3%84_hwp_01.gif)
![[공학]디지털%20회로설계%20-%20고속%20동작%20곱셈기%20설계_hwp_02.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%20-%20%EA%B3%A0%EC%86%8D%20%EB%8F%99%EC%9E%91%20%EA%B3%B1%EC%85%88%EA%B8%B0%20%EC%84%A4%EA%B3%84_hwp_02.gif)
![[공학]디지털%20회로설계%20-%20고속%20동작%20곱셈기%20설계_hwp_03.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%20-%20%EA%B3%A0%EC%86%8D%20%EB%8F%99%EC%9E%91%20%EA%B3%B1%EC%85%88%EA%B8%B0%20%EC%84%A4%EA%B3%84_hwp_03.gif)
![[공학]디지털%20회로설계%20-%20고속%20동작%20곱셈기%20설계_hwp_04.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%20-%20%EA%B3%A0%EC%86%8D%20%EB%8F%99%EC%9E%91%20%EA%B3%B1%EC%85%88%EA%B8%B0%20%EC%84%A4%EA%B3%84_hwp_04.gif)
![[공학]디지털%20회로설계%20-%20고속%20동작%20곱셈기%20설계_hwp_05.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%20-%20%EA%B3%A0%EC%86%8D%20%EB%8F%99%EC%9E%91%20%EA%B3%B1%EC%85%88%EA%B8%B0%20%EC%84%A4%EA%B3%84_hwp_05.gif)
![[공학]디지털%20회로설계%20-%20고속%20동작%20곱셈기%20설계_hwp_06.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%EB%94%94%EC%A7%80%ED%84%B8%20%ED%9A%8C%EB%A1%9C%EC%84%A4%EA%B3%84%20-%20%EA%B3%A0%EC%86%8D%20%EB%8F%99%EC%9E%91%20%EA%B3%B1%EC%85%88%EA%B8%B0%20%EC%84%A4%EA%B3%84_hwp_06.gif)
[工學(공학) ]디지털 회로설계 - 고속 동작 곱셈기 설계
[工學(공학) ]디지털 회로설계 - 고속 동작 곱셈기 설계
순서
다.
1. 題目(제목) : 고속 동작 곱셈기 설계
2. 목적
고속 동작 곱셈기의 설계를 통해 곱셈 과정을 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 설계 흐름을 숙지한다.
입출력값은 2`s complement를 적용하는데, 곱셈으로 인하여 입력되는 bit보다 두 배로 증가하는 bit 수를 고려하여 output의 bit를 정하고, multiplier의 끝자리 수에 multiplicand를 곱하여 각 자리에 해당하는 partial product를 생성해낸다. 이러한 문제점(問題點)을 고안하기 위해 booth algorithm이 고안되었는데, 따라서 그 目標(목표)는 partial products의 숫자를 줄임으로써 연산 과정과 시간을 줄이는 것이다. 또한 VHDL을 사용한 sequential circuit의 de스크립트ion 방법을 익히고 동작 확인 과정을 통해 simulation tool의 사용법을 익힌다.
